문서 ID: 000074063 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-10-01

인텔® Stratix® 10 1ST040*, 1SG040* 및 1SX040* 장치를 사용할 때 병렬 인터페이스 인텔® Stratix® 10 FPGA IP용 PHY Lite를 Bank 3A 또는 3D에 할당할 수 없는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    병렬 인터페이스용 PHY Lite 인텔® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Stratix® 10 1ST040*, 1SG040* 및 1SX040* 장치의 제한으로 인해 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3에서 병렬 인터페이스용 PHY Lite를 Bank 3A 또는 3D에 10 FPGA IP인텔® Stratix® 할당하면 하드웨어 오류가 발생합니다.

해결 방법

이 문제를 방지하려면 병렬 인터페이스용 PHY Lite를 인텔® Stratix® 10 1ST040*, 1SG040* 및 1SX040* 장치의 뱅크 3A 또는 3D에 인텔® Stratix® 10 FPGA IP를 할당하지 마십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.