문서 ID: 000074151 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-03-06

인텔® Quartus® Prime 소프트웨어 장치 핀아웃이 인텔® Cyclone® 10 LP 장치 개요 문서와 다른 핀 수를 표시하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어에서 인텔® Cyclone® 10개의 LP 장치를 대상으로 하는 경우 인텔® Cyclone® 10 LP 장치 개요 문서의 인텔® Cyclone® 10 LP 최대 리소스와 비교할 때 총 핀 수에 1개의 핀 차이가 있음을 알 수 있습니다.

    예를 들어, 인텔® Quartus® Prime 소프트웨어에는 10CL025YU256I7G에 대한 151개의 I/O 핀이 나열되지만 다른 문서에서는 150개의 I/O 핀으로 나열됩니다.

    해결 방법

    이러한 차이는 인텔® Quartus® Prime 소프트웨어에서 DCLK가 I/O로 계산되기 때문에 사용자 모드에서 사용할 수 있지만 해당 장치 핀 테이블에서는 DCLK가 I/O로 계산되지 않기 때문입니다. 따라서 인텔 Cyclone 10 LP 장치 개요 문서와 인텔 Quartus Prime 소프트웨어에 명시된 것 사이에 1핀 차이가 있음을 알 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Cyclone® 10 LP FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.