문서 ID: 000074170 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-05-14

PCI Express 하드 IP 코어가 시뮬레이션에서 필요한 모든 핫 리셋 LTSSM 상태를 통해 전환되지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    시뮬레이션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

소프트 리셋 컨트롤러의 문제로 인해 핫 리셋이 적용될 때 LTSSM은 핫 리셋을 시작할 때 예상되는 모든 상태를 거치지 않습니다.

해결 방법

이 문제는 526줄 근처의 파일 altpcie_rs_serdes.v에서 다음 소프트 논리 코드를 사용하여 해결할 수 있습니다.

exits_r <= ((rx_signaldetect == 8\'b00000000) & (dl_ltssm_r == 5\'h14)) | (l2_exit_r == 1\'b0) | (hotrst_exit_r == 1\'b0) | (dlup_exit_r == 1\'b0) | (dl_ltssm_r == 5\'h10) /*| (dl_ltssm_r == 5\'h14)*/ | (recovery_rst == 1\'b1) | (ext_dect_quiet==1\'b1);

이 문제는 인텔® Quartus® 소프트웨어 버전 14.0에서 해결되었습니다

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.