문서 ID: 000074233 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-08-15

nPERST 및 OSC_CLK_1 핀이 인텔® Stratix® 10 GX, MX, TX 및 SX 장치 제품군 핀 연결 지침의 트랜시버 핀에 나열되지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

설명서의 문제로 인해 인텔® Stratix® 10 GX, MX, TX 및 SX 장치 제품군 핀 연결 지침에는 트랜시버 섹션 아래의 nPERST[L, R][0:2] 핀 및 OSC_CLK_1 핀이 포함되어 있지 않습니다.

해결 방법

설계에 트랜시버를 사용하는 경우 전용 구성/JTAG 핀(OSC_CLK_1) 및 선택적/이중 목적 구성 핀(nPERST[L,R][0:2]) 섹션의 연결 지침에 나열된 이러한 핀에 대한 지침을 충족하는지 확인하십시오. 이 문제는 인텔® Stratix® 10 GX, MX, TX 및 SX 장치 제품군 핀 연결 지침의 버전 2018.08.16부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.