문서 ID: 000074250 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-07-31

IOPLL의 출력 클럭이 인텔 Arria 10 및 인텔 Cyclone® 10 GX의 시뮬레이션에서 참조 클럭과 관련하여 잘못된 위상 변이를 갖는 인텔® FPGA IP® 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • 인텔® Quartus® Prime Pro Edition
  • IOPLL 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Software에서 생성된 시뮬레이션 모델의 문제로 인해 IOPLL 인텔 FPGA IP의 출력 클럭은 인텔 Arria® 10 및 인텔® Cyclone® 10 GX의 시뮬레이션에서 참조 클럭과 관련하여 잘못된 위상 변이를 가질 수 있습니다.

    IOPLL 인텔 FPGA IP 하드웨어의 출력 클럭은 IP 매개변수 편집기의 위상 편이 설정에 따라 올바른 위상 변이를 갖습니다.

    해결 방법

    인텔® Arria® 10 및 인텔® Cyclone® 10 GX에서 IOPLL 인텔 FPGA IP 출력 클럭의 위상 편이를 확인할 때 하드웨어 확인을 수행합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Cyclone® 10 FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.