문서 ID: 000074273 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-06-15

LVDS SERDES 인텔® FPGA IP SDC의 "TCCS 보고서"가 잘못된 TCCS 값을 보고하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1 이상의 문제로 인해 인텔® Stratix® 10 및 Intel Agilex® 장치에서 LVDS SERDES 인텔® FPGA IP 사용할 때 타이밍 분석기의 "TCCS 보고서"에 잘못된 값 150ps가 표시될 수 있습니다.

두 장치 제품군의 올바른 값은 330ps입니다.

해결 방법

해당 장치 제품군 데이터시트에서 올바른 TCCS 정보를 확인하십시오.

이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어 버전 20.3부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.