문서 ID: 000074282 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

10GBASE-R IP 코어에서 FIFO 전체 상태 비트가 스왑되는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

10GBASE-R PHY IP 코어 버전 10.1 이하에서는 TX_FIFO_FULL 및 RX_FIFO_FULL 상태 비트가 서로 바뀝니다.

영향을 받는 구성

이 문제는 10GBASE-R PHY의 Stratix® IV 및 Stratix V 구현에 영향을 미칩니다.

솔루션 현황

이 문제는 10GBASE-R PHY IP 코어 버전 11.0에서 해결되었습니다.

해결 방법

해결 방법은 10.1 및 이전 릴리스의 경우 RX_FIFO_FULL 실제로 주소 0x82의 비트 3으로 저장되고 TX_FIFO_FULL 주소 0x82의 비트 4로 저장된다는 점에 유의하는 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.