인텔® Stratix® 10개 장치의 각 핀에 대한 RLC 기생 값은 인텔® 장치용 IBIS 모델에서 다운로드할 수 있는 stratix10 rlc.xls 파일에 포함되어 있지 않습니다
먼저 대상 장치를 기반으로 IBIS 모델을 생성하고 모델 생성 시 RLC 옵션을 활성화해야 합니다.
대상 장치 및 핀 할당을 기반으로 인텔 Quartus Prime® Edition 소프트웨어로 IBIS 모델 파일을 생성하고 다음 단계에 따라 RLC 값을 가져올 수 있습니다.
설정--> EDA 도구 설정--> 보드 레벨 신호 무결성 분석--> 형식: IBIS로 이동하여 모델 선택기를 활성화하고 모델 선택기를 확장합니다.
그런 다음 이러한 설정을 적용한 후 디자인을 다시 컴파일합니다.
프로젝트에 사용된 각 핀의 RLC 값은 아래 예와 같이 생성된 *.ibs 파일에 포함됩니다. RLC 값은 오른쪽 열에 나열됩니다.
[핀] signal_name model_name R_pin L_pin C_pin
|
AA1 tx_datak(2)~패드 18_rtin_lv 1075.3m, 6.327nH, 2.200pF
AA2 tx_parallel_data(2)~패드 18_rtin_lv 976.1m, 5.828nH, 2.147pF
AA4 tx_parallel_data(15)~패드 18_rtin_lv 831.8m 4.855nH 1.948pF
AA5 VCCIO3A 전원
AA8 tx_parallel_data(20)~패드 18_rtin_lv 969.1m, 5.378nH, 2.470pF
AA9 tx_datak(1)~패드 18_rtin_lv 993.4m 5.810nH 2.499pF
AB1 tx_parallel_data(24)~패드 18_rtin_lv 1074.7m, 6.252nH, 2.237pF