문서 ID: 000074395 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-29

코어 설계에 nPERST를 연결해야 합니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® V 및 Arria® V 장치부터 PCIe 코어가 존재하는 각 사분면®에 하나씩 장치에 따라 nPERST 이중 목적 핀이 추가되었습니다. 이 핀은 PCIe 슬롯 재설정(PERST_N)을 장치로 가져오고 코어 pin_perst 포트에 연결하는 데 사용됩니다.

Quartus® II 소프트웨어 릴리스 12.0 이전에는 핀 nPERST를 pin_perst에 연결하는 것이 적용되지 않았습니다. 설계를 Quartus II 소프트웨어 릴리스 12.0 이상으로 마이그레이션할 때 이 연결이 이루어지지 않으면 Quartus에서 오류가 발생합니다.

설계에 nPERST를 사용하고 적절한 PCIe HIP의 pin_perst 포트에 연결하는 것이 좋습니다.

해결 방법

Quartus II 소프트웨어의 초기 버전을 사용하여 nPERST를 pin_perst에 연결하지 않았고, 보드가 완성되어 추가할 수 없으며, Quartus 12.0 이상으로 마이그레이션하는 경우, 해결 방법은 다음과 같습니다.

  1. PCIe HIP 인스턴스 최상위 파일을 엽니다
    • Avalon-ST: altpcie_sv_hip_ast_hwtcl
    • Avalon MM: altpice_sv_hip_avmm_hwtcl
  2. 소프트 리셋 컨트롤러를 사용해야 합니다.
    • hip_hard_reset_hwtcl 검색하고 PCIe HIP 인스턴스 최상위 파일에서 해당 값을 \'0\'(영)으로 설정합니다
  3. Disable pin_perst input to the variant instance
    • PCIe HIP 인스턴스 최상위 파일의 1\'b1에 pin_perst 하드와이어 연결
  4. user_reset로 npor 입력 구동
    • 소프트 리셋 컨트롤러에 필요
    • 코어 및 응용 프로그램 논리를 재설정하는 데 사용됩니다.
  5. Quartus II 프로젝트가 .qsys 파일이 아닌 .qip 파일을 가리키는지 확인합니다

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V GT FPGA
Arria® V GX FPGA
Stratix® V GX FPGA
Arria® V GT FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.