문서 ID: 000074414 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-09-24

사용된 w가 임계값보다 큰 동안 SCFIFO almost_empty 신호가 높게 유지almost_empty 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    SCFIFO의 문제로 인해 SCFIFO에 충분한 데이터가 기록되더라도 almost_empty 신호는 "높음"으로 유지됩니다.

    이 문제는 "미리 표시 모드"를 모두 사용하고 임계값almost_empty "2"로 설정된 경우에만 발생합니다.

    해결 방법

    이 문제를 해결하려면 다음 작업 중 하나를 수행합니다.

    • Show-ahead 동기식 FIFO 모드 대신 일반 동기식 FIFO 모드 설정
    • 거의 비어 있는 값을 2가 아닌 값으로 설정합니다.
    • 언더플로 회로 보호 활성화

    이 문제는 Quartus Prime 소프트웨어 버전 17.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA
    Cyclone® IV FPGA
    Stratix® V FPGA
    Stratix® IV FPGA
    Arria® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.