문서 ID: 000074420 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-12-29

Arria10 CLKUSR 핀 IO 표준 및 전력

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    CLKUSR은 구성 핀으로 정의되며 이중 목적 I/O 핀(이중 목적 I/O 핀(DATA[0:31],CLKUSR, INIT_DONE, DEV_OE 및 DEV_CLRn))입니다.

    이중 목적 구성 핀을 구성에 사용하는 경우 뱅크의 VCCIO를 VCCPGM과 동일한 레귤레이터(1.2V, 1.5V 또는 1.8V 범위)에 연결합니다.

    따라서 CLKUSR의 VCCIO는 CLKUSS를 구성으로 사용할 때 VCCPGM과 동일해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.