APP는 "디지털 컴퓨터"가 64비트 이상의 부동 소수점 덧셈 및 곱셈을 수행하는 조정된 피크 속도입니다. APP는 가중 테라 플롭스(WT)로 표현되며, 초당 10**12개의 조정된 부동 소수점 연산 단위로 표시됩니다. 다음은 "APP"가 계산되는 방법에 대한 개요입니다.
"디지털 컴퓨터"의 프로세서 수 n 개
i 프로세서 번호(i,.... n)
ti 프로세서 사이클 시간(ti = 1/Fi)
Fi 프로세서 주파수
Ri 피크 부동 소수점 계산율
Wi 아키텍처 조정 계수
1. 각 프로세서 i에 대해 "디지털 컴퓨터"의 각 프로세서에 대해 주기당 수행되는 64비트 이상의 부동 소수점 연산 FPOi의 피크 수를 결정합니다.
참고: FPO를 결정할 때 64비트 이상의 부동 소수점 추가 및/또는 곱셈만 포함합니다. 모든 부동 소수점 연산은 프로세서 주기당 연산으로 표현되어야 합니다. 여러 사이클을 필요로 하는 연산은 사이클 당 분수 결과로 표현될 수 있습니다. 64비트 이상의 부동 소수점 피연산자에 대한 계산을 수행할 수 없는 프로세서의 경우 유효 계산 속도 R은 0입니다.
2. 각 프로세서에 대한 부동 소수점 비율 R 계산
Ri = FPOi/ti입니다.
3. APP를 다음으로 계산
앱 = W1 x R1 W2 x R2 ... Wn x Rn입니다.
4. "벡터 프로세서"의 경우 Wi = 0.9입니다. 비 "벡터 프로세서"의 경우 Wi = 0.3입니다.
내보내기가 내려야 하는 첫 번째 결정은 컴퓨터가 64비트 이상의 부동 소수점 산술 연산을 수행할 수 있는지 여부입니다. 그렇지 않은 경우 WT 값은 0입니다.
단일 Nios II 프로세서에 대한 APP(조정된 최고 성능)는 0과 같습니다. 이는 Nios II가 네이티브 64비트 부동 소수점을 지원하지 않기 때문입니다. 그러나 APP는 다소 시스템 메트릭으로 간주되어야 하며 그 값은 전체 시스템이 어떻게 설계되었는지에 따라 달라집니다. 예를 들어, 단일 Nios II에 64비트 부동 소수점 지원을 추가하는 사용자 지정 명령을 만들거나, 칩에서 여러 Nios II 사용하여 64비트 부동 소수점 지원을 구축하거나, 64비트 부동 소수점 지원을 만들기 위해 프로세서에 대해 각각 다른 메모리를 가진 여러 FPGAs 보드에 추가하는 경우, 그러면 각 경우에 대해 0이 아닌 다른 APP 값으로 끝날 것입니다. 따라서 Altera의 직접적인 지식이나 통제를 벗어난 APP 계산에서 고려해야 할 많은 가능한 변수로 인해 최종 시스템의 실제 APP 값은 특정 시스템의 설계자 또는 사용자에 의해서만 올바르게 계산되고 결정될 수 있습니다. 그러나 Nios II 프로세서로만 구성된 대부분의 설계에서 APP는 일반적으로 미국 상무부가 우려하는 0.75 WT(Weighted Tera-Flops) 값보다 훨씬 낮아야 합니다.
자세한 내용은 미국 상무부 산업안보국에서 제공하는 "Practitioner's Guide To Adjusted Peak Performance" 문서를 참조하십시오.
http://www.bis.doc.gov/hpcs/app-wtpractitionersguidefeb22with-cover.pdf