문서 ID: 000074441 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-06-17

사서함 클라이언트 인텔® FPGA IP 비동기 재설정에 연결할 때 제대로 작동하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 메일박스 클라이언트 인텔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4 이하에서는 인텔® Stratix® 10 장치를 사용할 때 재설정 릴리스 인텔® FPGA IP의 출력을 포함하여 비동기 재설정에 연결할 때 사서함 클라이언트 인텔 FPGA IP가 제대로 작동하지 않을 수 있습니다.

    해결 방법

    이 문제를 해결하려면 사서함 클라이언트 인텔 FPGA IP 함께 재설정 동기화 장치를 사용해야 합니다. 이는 플랫폼 디자이너에서 사용할 수 있는 재설정 브리지 IP를 사용하여 구현할 수 있습니다. 이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어 버전 20.1부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.