문서 ID: 000074443 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-04-09

Mailbox Client 인텔® Stratix® 10 FPGA IP에서 명령 fifo, 응답 fifo 및 긴급 fifo에 대한 최대 FIFO 깊이는 얼마입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Altera® S10 메일박스 클라이언트 코어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Prime Pro Edition 소프트웨어 릴리스 버전 v19.1인텔® Quartus® 이전에는 범위가 1-2048이었습니다.


    인텔® Quartus® Prime Pro Edition 소프트웨어 릴리스 버전 v19.1부터 범위는 1-1024입니다.

    해결 방법

    사용자는 디자인을 인텔® Quartus® Prime Pro Edition 소프트웨어 릴리스 버전 v19.1로 마이그레이션할 때 FIFO 깊이를 1-1024에서 수동으로 조정해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.