문서 ID: 000074451 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

Cyclone® V 또는 Arria® V 장치에서 3배속 이더넷 IP를 사용하여 PHY 루프백이 지원됩니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 3배속 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    직렬 루프백은 GX 트랜시버가 있는 Arria® V 또는 Cyclone® V 장치에서 지원되지 않습니다.

    트리플 스피드 이더넷(TSE) 사용 설명서에는 "직렬 루프백 옵션은 GX 트랜시버가 있는 Stratix® V 및 Cyclone® IV 장치에서 지원되지 않습니다"라고 명시되어 있습니다.

    해결 방법

    Arria® V 및 Cyclone® V 장치에 대한 세부 정보는 아직 TSE 사용 설명서에 포함되지 않았습니다.

    이 단락은 Arria® V 및 Cyclone® V 장치도 PHY 루프백을 지원하지 않음을 나타내도록 업데이트됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V GX FPGA
    Cyclone® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.