설명
보정된 OCT(On Chip Termination)를 지원하는 Altera® FPGAs에는 보정된 OCT 회로를 위한 외부 정밀 저항기에 연결되는 Rup 및 Rdn 핀이 있습니다. 보정된 OCT를 사용하지 않으면 Rup 및 Rdn 핀을 사용자 I/O로 사용할 수 있습니다. 설계에 사용되지 않는 경우 Rup 핀은 상주하는 뱅크의 VCCIO 또는 GND에 연결될 수 있습니다. 사용하지 않는 Rdn 핀은 GND에 연결해야 합니다.
Quartus® II 설계 소프트웨어 핀아웃 파일은 사용하지 않는 Rup 핀을 GND에 연결할 것을 권장합니다. 일부 장치 핀 연결 지침에서는 사용하지 않는 Rup 핀을 해당 핀이 상주하는 뱅크의 VCCIO에 연결할 것을 권장합니다. PCB 설계에 더 편리한 것에 따라 사용하지 않는 Rup 핀을 Rup 핀이 상주하는 뱅크의 VCCIO에 연결하거나 GND에 연결하도록 선택할 수 있습니다.
다양한 장치 제품군에 대한 핀 연결 지침이 업데이트되어 사용되지 않는 Rup 핀에 대한 옵션으로 VCCIO 및 GND 연결이 모두 포함됩니다.