문서 ID: 000074482 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-09-24

SerialLite III 스트리밍 IP 코어에 Tcl 스크립트를 사용하여 시뮬레이션을 실행할 때 Verilog 디자인 파일이 누락됨

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus II MegaWizard 플러그인 관리자가 SerialLite III 스트리밍 IP 코어, 4개의 시뮬레이션 디렉토리는 다음과 같습니다. <variation_name>_src_sim에서 생성됨(Aldec, Mentor, Synopsys, 및 케이던스 시뮬레이션 도구). 이러한 디렉토리에는 시뮬레이션이 포함되어 있습니다 시뮬레이션 소프트웨어를 실행할 수 있는 파일. 그러나 control_word_decoder.v 파일 이(가) simulation 디렉토리에서 누락되어 simulation이 를 사용하여 시뮬레이션을 실행하려고 할 때 소프트웨어에서 오류를 보고합니다. TCL 스크립트. 이 누락된 파일 문제는 시뮬레이션에 영향을 주지 않습니다 스크립트가 example_testbench 디렉터리에 있습니다.

    이 문제는 SerialLite III 스트리밍 IP 코어에 영향을 줍니다. Quartus II 소프트웨어 13.0 릴리스.

    해결 방법

    <variation_name>_src_sim 디렉터리에서 TCL 스크립트 또는 셸 스크립트를 사용하는 경우 control_word_decoder.v 파일을 수동으로 추가해야 합니다 을 사용할 스크립트에 추가합니다. 예를 들어 Aldec을 사용하는 경우 시뮬레이션 소프트웨어, 앞에 파일 목록에 아래 줄을 추가하십시오. rivierapro_setup.tcl script.vlog "./.. /.. /<variation_name>_src_example/seriallite_iii/example_testbench/control_word_decoder.v" -작업 <variation_name>_src

    이 문제는 SerialLite III 버전 13.1에서 해결되었습니다 스트리밍 IP 코어.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.