문서 ID: 000074491 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-10-14

Stratix®V, Arria®V 또는 Cyclone®V 장치에서 변조 방지 비트를 프로그래밍한 후 KEY_VERIFY JTAG 명령어를 실행하면 0x0(16진수)가 반환되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

JTAG 명령어 KEY_VERIFY는 Stratix®V, Arria®V 또는 Cyclone®V FPGAs에서 변조 방지 비트가 활성화될 때 비활성화되는 필수가 아닌 여러 JTAG 명령어 중 하나입니다. KEY_VERIFY와 같은 필수가 아닌 명령을 실행할 때 변조 방지 비트가 프로그래밍되면 TDI는 BYPASS 레지스터를 가리킵니다. 이로 인해 변조 방지 비트가 설정되었을 때 KEY_VERIFY 명령을 실행하면 0x0(hex)가 반환됩니다.

해결 방법

tamper 방지 비트가 장치에 프로그래밍되었는지 확인하려면 KEY_VERIFY 명령을 실행할 때 사용자 정의 패턴을 이동하고 수신된 TDO 패턴에 \'0\'이 이동되었는지 확인합니다.

예를 들어 0x15A(이진수 1 0101 1010)으로 이동한다고 가정합니다. 변조 방지 비트가 프로그래밍된 경우 KEY_VERIFY=BYPASS이므로 0 1011 0100을 예상해야 하며 여기서 마지막 0은 BYPASS 레지스터의 내용입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Stratix® V GS FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.