문서 ID: 000074567 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-19

인텔® Quartus® Prime Pro Edition 소프트웨어가 인텔® Stratix® 10 장치에서 차동 SSTL 및 HSTL I/O를 구현하는 방법에 알려진 문제가 있습니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.0 이상의 문제로 인해 각 VREF 핀이 전압 레퍼런스에 연결되지 않은 경우 인텔® Stratix® 10 장치의 양방향 I/O에서 구현될 때 차동 SSTL 및 HSTL 입력이 입력 신호를 샘플링하지 않을 수 있습니다. 차동 SSTL 및 HSTL 입력에는 VREF가 필요하지 않습니다.

해결 방법

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.