Arria® 10이 마스터 장치일 때 슬레이브 장치가 Arria® 10 이전의 FPGA 제품군 장치이면 다중 장치 구성이 실패합니다. 영향을 받는 다중 장치 구성 체계:
- 활성 직렬
- 패시브 직렬
- 고속 수동 병렬(x8, x16, x32)
Arria® 10 디바이스는 비트스트림 끝에 특정 패딩 워드를 포함합니다. 다중 장치 구성에서 Arria® 10 장치 nCEO는 이 패딩 단어 앞에 표시됩니다. 구형 FPGA 슬레이브 장치가 이 패딩 워드를 수신하면 슬레이브 장치가 구성을 조기에 시작합니다.
이 문제는 인텔® Quartus® Prime Pro 및 Standard Edition 소프트웨어 버전 17.1부터 해결됩니다. 설계 재컴파일은 필요하지 않으며 인텔® Quartus® Prime Pro 및 Standard Edition 소프트웨어 버전 17.1의 POF/JIC/RBF 파일과 같은 프로그래밍 파일만 재생성하면 됩니다.