문서 ID: 000074570 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-11-23

다중 장치 구성 체계에서 Arria®10 장치와 이전 FPGA 제품군 장치의 조합을 사용할 때 구성 오류가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Arria® 10이 마스터 장치일 때 슬레이브 장치가 Arria® 10 이전의 FPGA 제품군 장치이면 다중 장치 구성이 실패합니다. 영향을 받는 다중 장치 구성 체계:

    • 활성 직렬
    • 패시브 직렬
    • 고속 수동 병렬(x8, x16, x32)

    Arria® 10 디바이스는 비트스트림 끝에 특정 패딩 워드를 포함합니다. 다중 장치 구성에서 Arria® 10 장치 nCEO는 이 패딩 단어 앞에 표시됩니다. 구형 FPGA 슬레이브 장치가 이 패딩 워드를 수신하면 슬레이브 장치가 구성을 조기에 시작합니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro 및 Standard Edition 소프트웨어 버전 17.1부터 해결됩니다. 설계 재컴파일은 필요하지 않으며 인텔® Quartus® Prime Pro 및 Standard Edition 소프트웨어 버전 17.1의 POF/JIC/RBF 파일과 같은 프로그래밍 파일만 재생성하면 됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.