문서 ID: 000074612 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-02-14

현재 인텔® Stratix® 10 장치 핀아웃 파일에서 핀 이름이 GND로 변경되었음에도 불구하고 이전 VREFP_ADC 핀이 외부 1.25V 기준 소스에 계속 연결되어 있을 수 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예. 인텔® Stratix® 10의 온칩 전압 센서의 외부 기준 소스에 대한 VREFP_ADC 핀은 디피처링되었으며 현재 인텔 Stratix 10 장치 핀아웃 파일에서 핀 이름이 GND로 변경되었습니다. 이전 VREFP_ADC 핀이 외부 1.25V 기준 소스에 연결된 상태로 유지되더라도 인텔 Stratix 10 장치는 항상 내부 기준 소스를 사용하므로 문제가 발생하지 않습니다. 따라서 기존 보드가 핀을 외부 1.25V 기준 소스에 연결한 경우 수정할 필요가 없습니다. 새로운 디자인의 경우 인텔은 핀을 GND에 연결할 것을 권장합니다.

    VREFN_ADC 핀도 제거되었으며 핀 이름이 GND로 변경되었습니다. 그러나 핀은 GND에 연결하는 것이 권장되었으므로 핀도 돌볼 필요가 없습니다.

    해결 방법

    이전 VREFP_ADC 핀은 현재 인텔® Stratix® 10 장치 핀아웃 파일에서 핀 이름이 GND로 변경되었지만 외부 1.25V 기준 소스에 계속 연결할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.