설명
이 경고는 기능 안전 데이터 팩(FSDP)에 포함된 SEU 진단 IP 코어가 Stratix® III, Cyclone® IV E 및 Cyclone® IV GX FPGA 설계에서 오류 검사 주파수 분할기가 1 이외의 값으로 설정된 경우에 표시됩니다.
영향을 받는 Quartus® II 소프트웨어 버전은 11.0 SP1 및 14.1SP1입니다.
Quartus II 소프트웨어는 장치 및 핀 옵션에 설정된 순환 중복 검사(CRC) 주파수 제수 매개변수가 IP 코어 내부의 CRCBLOCK 에 연결되어 있지 않기 때문에 이를 경고로 보고합니다. 따라서 SEU 진단 IP의 기본값은 제수의 값 1입니다.
해결 방법
HDL 파일을 사용하여 SEU 진단 IP 코어를 인스턴스화할 때 dip_seu_check.v로 이동하여 아래 언급된 줄을 각각 Quartus® II 소프트웨어 버전 11.0 SP1 및 14.1 SP1에 대한 업데이트된 코드로 바꿉니다.
플랫폼 디자이너에서 SEU 진단 IP 코어를 인스턴스화할 때 아래에 언급된 대로 코드를 업데이트하고 소스 코드가 원래 상태로 되돌아가지 않도록 컴파일 중에 IP가 다시 생성되지 않도록 합니다.
| Quartus® II 소프트웨어 버전 11.0 SP1의 경우 | ||
|---|---|---|
| 라인 번호 | 기존 코드 | 대치할 내용 |
| 라인 183 | stratix_crcblock CRCBLOCK( | stratix_crcblock # ( .oscillator_divider (*) ) crcblock ( |
| 라인 193 | stratixiii_crcblock crcblock( | stratixiii_crcblock # ( .oscillator_divider (*) ) crcblock ( |
| Quartus® II 소프트웨어 버전 14.1 SP1의 경우 | ||
| 라인 210 | cycloneive_crcblock CRCBLOCK( | cycloneive_crcblock # ( .oscillator_divider (error_check_frequency_divisor) ) crcblock ( |
| 라인 220 | cycloneiv_crcblock crcblock( | cycloneive_crcblock # ( .oscillator_divider (error_check_frequency_divisor) ) crcblock ( |
*는 법적으로 허용된 CRC 오류 확인 주파수 분해기 값을 나타내며, 관련 제품군에서 지원하고 사용 설명서에 명시되어 있습니다.
이 문제는 인텔® Quartus® Prime 소프트웨어의 향후 릴리스에서 수정될 예정입니다.