문서 ID: 000074638 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-05

저지연 이더넷 10G MAC 설계는 Arria 10 및 Cyclone 10 GX 장치에서 타이밍에 실패할 수 있습니다.

환경

  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Arria® 10 및 Cyclone® 10 장치를 사용하는 저지연 이더넷 10G MAC의 대규모 설계는 설정 타이밍에 실패할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 표준 맞춤 컴파일을 사용하고 Fitter 시드 번호를 변경합니다.

    이 문제는 짧은 지연 시간의 향후 버전에서 수정될 예정입니다 이더넷 10G MAC.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.