문서 ID: 000074661 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Riviera-PRO의 Verilog 및 VHDL 시뮬레이션 오류: "# ALOG: 오류: 장치에 대한 ITF 파일의 VCP2120 구문 오류..."

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Verilog 및 VHDL 시뮬레이션 스크립트를 컴파일할 때 Aldec® Riviera-PRO™ 고급 검증 플랫폼, 다음 오류 발생:

    # ALOG: Error: VCP2120 Syntax error in ITF file for unit 'sv_xcvr_pipe_native' in library 'altera_xcvr_pipe_0'. Please contact Aldec Support

    이 문제는 Riviera-PRO 시뮬레이션 버그이며 Altera® 트랜시버 PHY IP 코어로 제한되지 않습니다.

    해결 방법

    이 문제는 Quartus® II 소프트웨어 릴리스 버전에서 해결되었습니다 13.1 및 Aldec의 Riviera-PRO 2013.6.

    이전 소프트웨어 버전에서 이 문제를 해결하려면 컴파일 단일 vlog 명령으로 모든 IP 시뮬레이션 파일(Quartus II 소프트웨어 파일 제외).

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.