문서 ID: 000074664 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-08-06

Stratix® 10 FPGA 장치의 VCCFUSEWR_SDM, VCCPLLDIG_SDM, VCCPLL_SDM, VCCADC, VCCIO_UIB 및 VCCM_WORD에 대한 절대 최대 정격은 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    일반 구성 요소
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

VCCFUSEWR_SDM, VCCPLLDIG_SDM, VCCPLL_SDM, VCCADC, VCCIO_UIB 및 VCCM_WORD에 대한 절대 최대 정격은 Stratix® 10 FPGA 장치 데이터시트에 없습니다.

절대 최대 등급 정보는 다음과 같습니다.

기호설명조건최소최대단위
VCCPLLDIG_SDM보안 장치 관리자(SDM)가 PLL 디지털 전원 공급 장치를 차단합니다.--0.501.21V
VCCPLL_SDMSDM 블록 PLL 아날로그 전원 공급 장치--0.502.19V
VCCFUSEWR_SDM퓨즈 블록 쓰기 전원 공급 장치--0.503.19V
증권 시세 표시기ADC 전압 센서 전원 공급 장치--0.502.19V
VCCIO_UIB코어와 임베디드 HBM2 메모리 사이의 범용 인터페이스 버스용 전원 공급 장치--0.301.50V
VCCM_WORD임베디드 HBM2 메모리용 전원 공급 장치--0.303.00V
해결 방법

위 정보는 Stratix® 10 FPGA 장치 데이터시트의 향후 릴리스에 추가될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.