문서 ID: 000074688 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-12-01

경고(332174): outlvds_altera_lvds_core20_161_uedfafy.sdc(120)에서 무시된 필터

환경

  • LVDS SERDES 인텔® FPGA IP
  • IOPLL 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Arria® 10개 장치에서 동일한 lvds_clk 및 로드를 공유하는 여러 Altera® LVDS SERDES 인스턴스화를 사용하여 외부 PLL을 구현할 때 Quartus® Prime 소프트웨어에서 이 경고 메시지를 볼 수 있습니다.

    해결 방법

    이 경고를 해결하려면 Altera IOPLL IP에서 각 인스턴스화에 대해 한 쌍의 lvds_clk 및 loaden을 만듭니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.