설명
Quartus® II 소프트웨어 버전 11.0 이상의 문제로 인해 설계에 Avalon® 스트리밍 인터페이스를 사용하는 온칩 FIFO 메모리 구성 요소가 있는 Qsys 시스템이 포함된 경우 합성 중에 이 오류가 표시될 수 있습니다.
해결 방법
이 문제를 해결하려면 On-Chip FIFO 메모리를 포함하는 Qsys에서 만든 최상위 설계에 대한 Verilog HDL 파일을 편집하십시오. avalonst_sink_empty 포트에 대한 연결을 제거하거나 주석 처리합니다. 예를 들어, On-Chip FIFO Memory 인스턴스에서 다음 포트 연결을 제거하거나 주석 처리합니다.
.avalonst_sink_empty(...),이 문제는 Quartus II 소프트웨어 버전 12.0부터 해결됩니다.