IP를 만들 때
Stratix 시리즈 또는 Cyclone 시리즈 장치와 인터페이스Altera Altera의 코어 로직 사용 여부에 관계없이 Altera 메모리 컨트롤러 IP를 다운로드할 것을 권장합니다. 메모리 컨트롤러 IP에는 코어 로직 IP와 자유 데이터 경로(I/O) 인터페이스가 모두 포함됩니다. 자체 코어 로직을 개발하든 Altera에서 제공하는 IP를 사용하든 데이터 경로 인터페이스를 사용하는 것이 좋습니다. 권장 데이터 경로를 사용하면 이 구현을 위해 Altera 수행한 분석 및 하드웨어 테스트를 활용할 수 있습니다. 또한 IP 코어 도구 제품군에는 타이밍 분석 및 배치 제약 조건이 포함되어 있어 고객이 편리하게 사용할 수 있습니다.
메모리가 Altera FPGA와 인터페이스할 수 있도록 하려면 어떤 도구를 사용해야 합니까?
1
보증 제외
본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.