설명
Quartus® II 소프트웨어 버전 14.1 업데이트 1 이하의 문제로 인해 논리가 nPERST 핀과 PCI Express(PCIe) 인텔 FPGA IP 코어용 하드 IP 사이에 배치되는 PCI Express용 하드 IP가 포함된 인텔® Arria® 10 FPGA 설계를 컴파일할 때 이 오류가 표시될 수 있습니다.
해결 방법
nPERST 핀과 PCI Express(PCIe) 인텔 FPGA IP 코어용 하드 IP 사이에 있는 로직은 지원되지 않으므로 제거하십시오.
이 오류 메시지는 Quartus® II 소프트웨어 v15.01에서 개선될 예정입니다.