중요 문제
설명
이 문제는 사용자가 일부 IP를 구성하려고 할 때 트리거됩니다. 다른 포트 목록. 이 경우 Qsys Pro는 VHDL 래퍼 파일을 동일한 시스템 생성 디렉토리.
예를 들어, IP에서 Qsys Pro 시스템에 두 개를 reset_bridge 추가하는 경우
카탈로그를 작성하고 하나는 재설정 요청 신호를 사용하고 다른 하나는 사용하지 않도록 구성합니다.
요청 신호를 재설정합니다. 합성을 위해 "VHDL 생성"을 선택하거나
시뮬레이션. 시스템 생성에서 생성된 두 개의 파일이 있음을 알 수 있습니다
디렉터리. 컴파일하려고 하면 xxx xxx: VHDL design library does
not contain primary unit 오류가 VHDL use
clause error at 발생합니다.
해결 방법
VHDL 대신 Verilog를 생성합니다.