문서 ID: 000074820 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-12-02

Qsys에서 구현된 경우 TSE(Triple-Speed Ethernet) MegaCore IP의 클럭을 어떻게 연결해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 클럭
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    TSE IP MAC가 Qsys에서 구현될 때 필요한 클럭 연결은 다음과 같습니다.

    Qsys 이름: 사용 설명서의 인터페이스 설명
    control_port_clock_connection = clk (MAC 제어 인터페이스 클럭)
    transmit_clock_connection = ff_tx_clk (Avalon-ST® TX 클록)
    receive_clock_connection = ff_rx_clk (Avalon-ST RX 클록)

    Qsys 도관 이름에서 내보냄:
    <TSE Qsys 구성 요소 이름>_pcs_mac_rx_clock_connection_clk : rx_clk (PHY 인터페이스 RX 클럭)
    <TSE Qsys 구성 요소 이름>_pcs_mac_tx_clock_connection_clk : tx_clk (PHY 인터페이스 TX 클럭)

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.