설명
아니요, HPS 브리지에 대한 FPGA는 소프트웨어에서 재설정하면 안 됩니다. 설명서가 다음과 같이 수정되고 있습니다.
문제 530449: 인텔 Stratix 10 하드 프로세서 시스템 기술 참조 매뉴얼, 버전 2018.03.02. 12장 재설정 관리자, 섹션 12.3 신호 재설정.
f2s_bridge_rst_n 각주가 있어야 합니다. 이 각주에는 "소프트웨어는 이 브리지를 재설정해서는 안 됩니다. 이 브리지는 POR/COLD/WARM 재설정으로만 재설정해야 합니다."
문제 543408: 인텔 Stratix 10 하드 프로세서 시스템 프로그래밍 참조 설명서, 버전 2017.11.06. 페이지 7536, Section 2.31.10 i_rst_mgr_rstmgr.brgmodrst.fpga2soc description.
비트 2 "fpga2soc" 설명을 다음으로 변경합니다. "소프트웨어는 이 비트에 0x1 쓰지 않아야 합니다. 소프트웨어는 이 비트에만 0x0 쓸 수 있습니다."
해결 방법
해결 방법/수정 사항이 없습니다.
일반적인 사용 사례에서 소프트웨어는 이 브리지를 재설정 해제하기 위해 이 비트에 0x0 써야 합니다. 고객이 이 브리지를 재설정하려는 경우 고객은 POR 또는 COLD 또는 WARM 재설정 시퀀스를 사용해야 합니다.