문서 ID: 000074869 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

Quartus II 소프트웨어 버전 12.0에서 10G PCS와 코어 간 전송에 대한 새로운 타이밍 위반이 발생하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Quartus® II 소프트웨어 버전 12.0에서 타이밍 분석은 10G PCS와 코어 간에 새로운 경로가 실패하는 것을 보여줄 수 있습니다. 이러한 경로는 이전 버전의 Quartus II 소프트웨어를 사용하여 컴파일된 동일한 설계에 대해 오류를 표시하지 않았을 수 있습니다.
해결 방법 이러한 오류는 클럭 간 도메인 전송으로 인해 발생할 수 있습니다. 결정론적으로 타이밍을 닫는 것이 불가능할 수 있습니다. 따라서 이러한 전송이 성공적으로 수행되어야 하는 경우 동기화 레지스터 또는 FIFO를 삽입하십시오. 그렇지 않고 클럭 그룹이 비동기적이거나 상호 배타적인 경우 Synopsys Design Constraints(.sdc) 파일의 타이밍 분석에서 이러한 경로를 잘라낼 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Stratix® V GX FPGA
Stratix® V GT FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® V GS FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.