설명
LVDS SERDES 인텔® FPGA IP 사용자 가이드가 LVDS SERDES IP 코어 PLL 설정 섹션에 명시되어 있음에도 불구하고 표 10. PLL 설정 탭:
"이 옵션을 사용하면 PLL에서 사용 가능한 모든 클럭에 액세스하고 클럭 전환, 대역폭 사전 설정, 동적 위상 스테핑 및 동적 재구성과 같은 고급 PLL 기능을 사용할 수 있습니다."
그러나 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4의 문제로 인해 다음과 같은 오류 메시지가 표시될 수 있습니다.
오류(18694): Altera LVDS SERDES IP 인스턴스를 공급하는 PLL "external_pll|external_pll|altera_iopll_i|c10gx_pll|iopll_inst"의 참조 클럭이 동일한 뱅크의 전용 참조 클럭 핀에 의해 구동되지 않습니다. 전용 기준 클록 핀을 사용하여 LVDS SERDES IP 최대 데이터 속도 사양 충족을 보장합니다.
해결 방법
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.1에서 해결되었습니다.