문서 ID: 000074884 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-11-21

ADC 블록이 Max 10 장치에 대해 활성화된 경우 GPIO 핀을 I/O 뱅크 1B에 배치할 수 있습니까?

환경

    인텔® Quartus® II 구독 에디션
    모듈형 듀얼 ADC 코어 인텔® FPGA IP
    모듈형 ADC 코어 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, Max® 10 장치에 대한 중요 경고 메시지(16248)가 수신되지 않는 경우 GPIO 핀을 I/O 뱅크 1B에 배치할 수 있습니다. Quartus® Prime 소프트웨어는 물리 기반 규칙을 사용하여 I/O의 드라이브 성능을 기반으로 I/O 뱅크 1B에서 허용되는 I/O 수를 정의합니다. 이러한 규칙은 I/O 배치가 ADC 성능에 미치는 영향을 정확하게 분석하기 위한 노이즈 계산을 기반으로 합니다. 중요한 경고 메시지(16248)는 GPIO 핀에서 생성된 노이즈가 노이즈 임계값을 초과할 때 생성됩니다.

물리 기반 규칙은 Quartus® Prime 소프트웨어 버전부터 다음 장치에 사용할 수 있습니다.

• Quartus® Prime 소프트웨어 v14.1 - 최대® 10개의 10M04, 10M08, 10M40 및 10M50 장치.

• Quartus® Prime 소프트웨어 v15.0.1 - 최대® 10개의 10M02, 10M16 및 10M25 장치.

물리 기반 규칙을 구현하기 전에 Quartus® Prime 소프트웨어는 ADC 블록이 활성화되었을 때 I/O 뱅크 1B를 GPIO 핀으로 사용할 수 없다는 기하학적 규칙을 사용했습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® MAX® 10 FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.