문서 ID: 000074887 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-06-15

오류(15847): 클럭 제어 블록 "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1"의 ena_register_mode 매개 변수에 대한 잘못된 값 "none"

환경

  • 인텔® Quartus® Prime Pro Edition
  • ALTCLKCTRL 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard 소프트웨어 버전 16.1에서 "ena" 포트가 활성화된 클럭 제어 블록(ALTCLKCTRL) IP 인스턴스를 사용하여 Cyclone® IV 설계를 컴파일할 때 이 오류가 발생할 수 있습니다.

    오류(15847): 클럭 제어 블록 "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1"의 ena_register_mode 매개 변수에 대한 잘못된 값 "none" -- ENA 입력이 사용되고 클럭 유형이 "외부 클럭 출력"인 경우 값은 "이중 레지스터"여야 합니다.

    해결 방법

    이 문제를 해결하려면 자동 생성된 RTL의 register_ena_mode "없음"에서 "이중 레지스터"로 수동으로 변경합니다.

    이 문제는 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 17.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® IV FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.