3V IO가 사용되지만 각 트랜시버 타일의 전원이 켜지지 않은 설계로 인텔 Stratix® 10 FPGAs를 구성할 때 인텔® Quartus® Prime Pro Programmer 버전 18.1 이상에서 이 오류 메시지가 표시될 수 있습니다.
전체 오류 메시지는 다음과 같습니다.
오류: 장치가 구성 데이터 수신을 중지했습니다.
장치에서 수신된 오류 메시지: 장치가 구성 상태에 있습니다.
작업이 실패했습니다.
이 오류를 방지하고 인텔 Stratix® 10 FPGAs의 변형을 대상으로 하는 설계에서 3V IO를 활성화하려면 인텔 Stratix 10 장치 제품군 핀 연결 지침에 따라 각 트랜시버 타일의 VCCR_GXB 및 VCCH_GXB 레일에 전원을 공급하십시오.