인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.1에서는 LVDS SERDES 인텔 FPGA IP 인스턴스를 하나 이상 포함하는 인텔 Stratix® 10 장치를 대상으로 하는 설계에서 이 오류 메시지가 나타날 수 있습니다. 이 오류는 Fitter 또는 타이밍 분석기 단계가 실행되는 동안 보고될 수 있습니다.
이 문제를 해결하려면 인텔 Quartus 프로젝트 탐색기의 'IP 구성 요소' 탭에서 LVDS SERDES 인텔 FPGA IP 앞에 IOPLL 인텔 FPGA IP 나열되어 있는지 확인하십시오. 또는 할당 > 설정... 으로 이동한 다음 '타이밍 분석기' 범주를 선택하고 IP 파일의 순서를 재정렬할 수 있습니다.
IP 파일의 순서가 올바르면 운영 체제에 맞는 다음 패치 설치를 진행하십시오.
- Windows용 인텔® Quartus® Prime 19.1 Pro Edition 패치 0.19 다운로드(.exe)
- Linux용 인텔® Quartus® Prime 19.1 Pro Edition 패치 0.19 다운로드(.run)
- 인텔® Quartus® Prime 19.1 Pro 패치 0.19(.txt)용 ReadMe 파일 다운로드
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.2부터 해결됩니다.