문서 ID: 000074968 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-10-07

인텔® Stratix® 10개의 FPGA 및 Intel Agilex® 7 장치에서 동적 위상 편이를 수행할 때 IOPLL 재구성의 인텔 FPGA mgmt_waitrequest 신호가 예상대로 작동하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4 및 이전 버전의 알려진 문제로 인해 인텔 Stratix® 10 장치 및 Intel Agilex® 7 장치의 IOPLL 재구성 인텔 FPGA에서 출력되는 mgmt_waitrequest 신호는 DPS(동적 위상 편이)가 요청될 때 설정을 해제하고 어설션하여 인텔® Stratix® 10 클럭 및 PLL 사용 설명서 및 Intel Agilex® 클러킹 및 PLL 사용 설명서 에 설명된 것과 반대 방식으로 작동합니다 일단 완료되면.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.2부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.