문서 ID: 000074970 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-03-19

CvP_CONFDONE 핀이 활성화되지 않은 경우 CvP 초기화 및 업데이트 모드에서 주변 이미지로 디바이스가 성공적으로 구성되었는지 모니터링하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

CvP_CONFDONE 일반 I/O 핀으로 사용하는 경우 CvP 초기화 및 업데이트 모드에서 주변 이미지로 디바이스가 성공적으로 구성되었는지 모니터링하는 데 사용할 수 없습니다.

Quartus® II 소프트웨어에서 CvP_CONFDONE 핀 옵션을 켜면 전용 출력 핀이 되며 더 이상 사용자 모드에서 일반 I/O 핀으로 사용할 수 없습니다. 이 옵션을 끄면 CvP_CONFDONE 핀이 일반 사용자 I/O 핀으로 작동합니다.

해결 방법

사용자 모드에서 이 핀을 일반 I/O로 사용하려는 경우, 패브릭(코어) 이미지를 디바이스에 구성할 때 PCIe 호스트의 CvP_CONFIG_DONE 신호를 모니터링할 수 있습니다. 이 신호는 제어 블록이 CvP를 사용하여 장치 구성을 완료했으며 오류가 없음을 나타냅니다. Altera FPGAs 사용자 가이드(PDF)의 프로토콜을 통한 구성(CvP) 구현에서 표 6–7을 참조하십시오.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 11 제품

Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.