TimeQuest 타이밍 분석기가 설정 위반을 부적절하게 보고하는 이유는 무엇입니까?

영향을 받는 구성

이 문제는 Stratix® V 장치에서 XAUI PHY IP 코어의 소프트 IP 구현에 영향을 줍니다.

솔루션 현황

이 문제는 XAUI PHY MegaCore 기능 버전 10.1 SP1에서 해결되었습니다.

위반을 표시하는 대부분의 경로는 비동기 신호 사이에 있으며 결과적으로 잘못된 타이밍 경로입니다. 또한 mgmt_clk_clk과 refclk_clk 사이에 관계가 없기 때문에 이러한 타이밍 위반은 잘못된 경로를 나타냅니다. 이러한 잘못된 경로에 대한 타이밍 오류를 제거하기 위해 시놉시스 디자인 제약 조건 파일(.sdc)에 다음 문을 추가할 수 있습니다.

set_false_path -from [get_clocks refclk_clk] -to [get_clocks mgmt_clk_clk]

set_false_path -[get_clocks mgmt_clk_clk] -에서 [get_clocks refclk_clk]

set_false_path -from [get_clocks {*|alt_pma_0|alt_pma_sv_inst|sv_xcvr_generic_inst|channel_tx[0].duplex_pcs|ch[0].rx_pcs|clocktopld}] -에서 [get_clocks mgmt_clk_clk]

다음 코드에서 mgmt_clk_clk 도메인의 타이밍 경로는 거짓 경로가 아니지만 이러한 오류 또는 소프트 XAUI IP 코어 내에 있는 기타 오류는 무시할 수 있습니다.

1. 노드 상단에서:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7]

; 노드로; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[2] ;

2. 노드에서; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7] ;

; 노드로; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[3] ;

마지막으로, XAUI PHY의 소프트 IP 구현은 안전하게 무시할 수 있는 보류 시간 위반을 표시할 수 있습니다.

해결 방법이 필요하지 않습니다.