문서 ID: 000074986 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어 버전 11.0 및 11.0SP1에서 생성된 DDR2 및 DDR3 SDRAM UniPHY 기반 컨트롤러의 "Enable Auto Power Down" 옵션에 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, DDR2 및 DDR3 SDRAM UniPHY 기반 컨트롤러 IP 버전 11.0 및 11.0SP1의 "Enable Auto Power Down" 옵션에 문제가 있습니다.

이 옵션이 활성화되면 유휴 시간의 사용자 지정 사이클(Auto Power Down Cycles) 후 컨트롤러가 자동으로 메모리를 파워 다운 모드로 전환합니다. 이 옵션이 비활성화되면 컨트롤러는 메모리 전원을 차단하지 않습니다.

"Enable Auto Power Down(자동 전원 끄기 활성화)" 옵션을 활성화하려면 Megawizard(메가 마법사)에서 옵션을 선택하고 "Auto Power Down Cycles(자동 전원 끄기 주기)"도 지정합니다. 이 옵션을 활성화하면 local_powerdn_ack 포트가 맨 위로 내보내지지 않습니다. 신호 local_powerdn_req 및 local_powerdn_ack 최상위 레벨로 내보내고 IP에서 사용하지 않으므로 local_powerdn_req 로우에 연결해야 합니다.

이 옵션을 활성화하지 않으려면 "자동 전원 끄기 사용" 옵션을 선택하지 마십시오. 현재 버전의 IP에서는 "Enable Auto Power Down" 옵션에 대한 포트 생성 및 내보내기가 반대로 진행됩니다. 옵션을 비활성화하면 기능이 비활성화되지만 포트 local_powerdn_req 및 local_powerdn_ack 최상위 수준으로 내보내집니다. local_powerdn_req 로우에 연결하면 local_powerdn_ack 신호를 무시할 수 있습니다.

이 문제는 Quartus® II 소프트웨어 및 IP의 향후 버전에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.