문서 ID: 000075008 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-08-16

인텔® Stratix® 10 장치에서 SDM 사서함 IP에 액세스한 후 CvP 업데이트가 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Altera® S10 메일박스 클라이언트 코어
  • 온도 센서 인텔® Stratix® 10 FPGA IP
  • 전압 센서 인텔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1 업데이트 1 이상의 알려진 문제로 인해 인텔 Stratix 10 온도 센서/인텔 Stratix 10 전압 센서/칩 ID 인텔 Stratix 10 FPGA IP 코어/Stratix 10 직렬 플래시 메일박스 클라이언트 인텔 FPGA IP 코어에 대한 액세스가 후속 코어 구성 전에 수행되면 인텔 Stratix® 10 장치의 프로토콜을 통한 구성(CvP) 업데이트가 실패할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 디바이스가 사용자 모드로 전환된 후 1초 이상 SDM IP를 재설정 상태로 유지하거나 디자인에서 SDM IP 인스턴스를 제거합니다.

    관련 KDB 보기

    SDM 사서함 IP의 인스턴스를 포함하는 디자인에서 인텔® Stratix® 10 장치의 재구성이 실패하는 이유는 무엇입니까?

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.