문서 ID: 000075024 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-05-16

Stratix V 장치를 대상으로 하는 CPRI IP 코어 변형은 타이밍 클로저를 달성하지 못합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Stratix V 장치 장애를 대상으로 하는 CPRI IP 코어 변형 장치 기본 Quartus II Fitter 설정으로 타이밍 클로저를 달성합니다. 특히 RAM 입력에서 보류 시간 위반이 발생합니다 경로.

    해결 방법

    더 나은 타이밍 클로저 결과를 얻으려면 다음 중 하나를 수행하십시오. 다음 조치:

    • 할당 추가 set_min_delay 위치 타이밍을 과도하게 제한합니다.
    • 다른 Quartus II Fitter 시드를 사용해 보십시오.

    이 문제는 CPRI MegaCore의 향후 버전에서 수정될 예정입니다 함수.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.