PCI Express용 인텔® Arria® 10 하드 IP에 대한 타이밍 제약 문제로 인해 타이밍 분석기에서 다음 경고가 발생할 수 있습니다.
노드: <ip instance>|altpcie_a10_hip_hwtcl:pcie_1x|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_a10_hip_pllnphy:g_xcvr.altpcie_a10_hip_pllnphy|phy_g1x1:g_xcvr.g_phy_g1x1.phy_g1x1|altera_xcvr_native_a10:phy_g1x1|twentynm_xcvr_native:g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_rev_20nm5es2: twentynm_xcvr_native_inst|twentynm_pcs_rev_20nm5es2:inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface~pma_hclk.reg가 클록으로 확인되었으나 관련 클록 할당 없이 발견되었습니다.
이 클럭을 올바르게 제한하기 위해 다음 타이밍 제약 조건을 적용합니다.
create_generated_clock -name {pcie_1x|pma_hclk_by2} -source [get_pins -compatibility_mode {*altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g1g2x1.fpll_g1g2x1|fpll_g1g2x1|fpll_refclk_select_inst|refclk}] -duty_cycle 50.000 -multiply_by 5 -divide_by 2 [get_pins -compatibility_mode {*altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g1x1|phy_g1x1|g_xcvr_native_insts[0]. twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2}]
이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.