문서 ID: 000075144 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Arria V 및 Cyclone V HPS 설계가 NC-SIM으로 컴파일되지 않을 수 있음

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 Arria V 및 Cyclone V HPS 인터페이스에 영향을 줍니다.

    NC-Sim 시뮬레이터를 사용하려면 각 파일에 시간이 포함되어야 합니다 scale 지시문을 사용합니다. 일부 Altera Verilog 또는 System Verilog 파일 HPS 시뮬레이션에 필요한 시간 척도가 누락되었을 수 있습니다.

    해결 방법

    이 문제의 해결 방법은 다음을 추가하는 것입니다. 시간 척도 지시문이 누락된 파일:

    timescale 1 ps / 1 ps

    이 문제는 향후 버전에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Arria® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.