문서 ID: 000075146 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-10-16

Stratix®V, Arria®V 또는 Cyclone®V 장치용 PLL 재구성 계산기에서 분할 PLL 대역폭 매개변수를 어떻게 '높음'으로 설정할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix®V, Arria®V 또는 Cyclone®V 장치용 위상 고정 루프(PLL) 재구성 계산기에서 분할 PLL 대역폭 설정은 "낮음"으로 고정됩니다. 데이터시트의 지터 사양은 대역폭이 낮은 분할 PLL만 다루기 때문에 계산기에서 대역폭 설정을 수정할 수 없습니다.

해결 방법

분할 PLL 대역폭 설정을 "높음"으로 재구성해야 하는 경우 PLL 인텔 FPGA IP 매개변수 편집기를 호출하고 필요한 카운터 설정과 함께 대역폭 설정을 입력합니다. MIF 파일을 생성하고 이 MIF 파일에서 비트 설정을 찾습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.