문서 ID: 000075194 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-12-09

Cyclone® V EPE IP 탭에서 DDR3 SDRAM UniPHY IP의 데이터 너비 16비트를 선택하려면 어떻게 합니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Cyclone® V EPE IP 탭에 DDR3 SDRAM UniPHY IP에 대한 16비트 데이터 폭 옵션이 없습니다.

    해결 방법

    32비트를 선택하고 I/O 탭에서 인스턴스화를 수동으로 수정하여(예: 핀 수 - # dq 핀 조정, 핀 #dqs개) 16비트 인스턴스화를 만듭니다.

    CLK, PLL, RAM 및 로직 탭에 대한 32비트 옵션의 항목을 다시 사용하여 16비트 전력을 예측합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Cyclone® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.