설명
Quartus II 소프트웨어 버전 9.1 이상에서 PCI Express 컴파일러를 사용하는 Stratix® IV 장치에서 링크 교육 또는 다운 교육에 문제가 있는 경우 Gen2 x4 또는 x8의 소프트웨어 IP 블록(SIP)을 대상으로 하는 경우 재설정 컨트롤러가 다음 시퀀스를 구현하는지 확인하십시오. 아래 다이어그램을 참조하십시오.
그림 1. PCI Express 재설정 시퀀스 요구 사항
- (1)에서 (2)까지의 pll_powerdown 기간 동안 pll_powerdown 어설션합니다.
- pll_locked가 (3)을 어설션하면 (4)tx_digitalreset 어설션을 해제합니다.
- 사용 중일 때 어설션 해제(5), 어설션 해제 rx_analogreset(6)
- rx_analogreset (6)을 se-asserting 한 후 75us를 기다린 다음 rx_digitalreset (7)을 de-assert합니다.
- PipePhyDoneStatus De-Assertion (8)은 LTSSM_state가 Detect.Active (9) 상태로 전환되고 있음을 나타냅니다
- PipephyStatus가 Receiver.Detected(10) 상태로 변경되면 LTSSM_state가 폴링(11) 상태로 전환되기 전입니다
- LTSSM_state 폴링(11)으로 변경되면 rx_digitalreset(12)를 어설션합니다.
- rx_signaldetect[n-1:0] 신호 중 하나가 어설션(13)되고 3ms(14) 동안 어설션된 상태를 유지할 때까지 모니터링합니다.
- rx_signaldetect 신호가 3ms(14) 동안 어설션된 상태로 유지되면 어설션 해제 rx_digitalreset(15)
이제 PCI Express(PIPE) 기능 모드의 재설정 시퀀스가 완료되었습니다.