문서 ID: 000075235 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix IV 데이터시트에 명시된 D1-D6에 대한 IOE 프로그래밍 가능 지연 값은 D1-D6 사용 가능한 설정과 함께 총 지연 또는 기본 지연을 나타냅니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® IV 데이터시트에 명시된 D1-D6에 대한 IOE 프로그래밍 가능 지연 값은 D1-D6 사용 가능한 설정과 각각의 총 지연을 나타냅니다. 단계 사이의 대략적인 지연은 D1-D6 총 지연을 각각의 사용 가능한 설정으로 나눈 값입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.